Ki kote yo itilize kousinen polisaj Silisyòm?

Wafers poli yo se pwodwi ki pi itilize a, ak lòt pwodwi wafer Silisyòm yo pwodwi pa pwosesis segondè sou baz gaufre poli.
Wafers poli yo se gauf Silisyòm ki pi fondamantal ak lajman itilize. Wafers poli yo ka dirèkteman itilize pou fè aparèy semi-conducteurs, lajman ki itilize nan chips memwa ak aparèy pouvwa, epi yo ka itilize tou kòm materyèl substra pou wafers epitaxial, SOI Silisyòm wafers ak lòt kalite Silisyòm wafers.
Avèk rediksyon kontinyèl nan lajè liy karakteristik sikui entegre yo ak presizyon de pli zan pli rafine nan litografi, inegalite a trè piti sou wafer nan Silisyòm pral lakòz deformation ak debwatman nan grafik yo sikwi entegre. Teknoloji manifakti wafer Silisyòm lan ap fè fas a pi wo ak pi wo kondisyon ak defi. Chip sifas patikil gwosè ak pwòpte tou gen yon enpak dirèk sou sede a nan pwodwi semi-conducteurs.
Se poutèt sa, pwosesis la polisaj trè enpòtan pou amelyore plat la ak pwòpte nan sifas la wafer Silisyòm. Prensip prensipal la se reyalize planarization nan sifas la wafer Silisyòm semi-conducteurs epi redwi brutality la pa retire kouch domaj rezidyèl la sou sifas la trete.