Manifakti eleman semi-conducteurs enplike yon seri de pwosesis pwodiksyon konplèks pou transfòme matyè premyè nan eleman fini pou plizyè aplikasyon ki bay kontwòl kritik ak fonksyon deteksyon.
Faktori semi-kondiktè enplike nan yon seri de pwosesis konplèks transfòme matyè premyè nan eleman final fini. Pwosesis fabrikasyon semi-kondiktè a jeneralman gen ladan kat etap prensipal: fabrikasyon wafer, asanble tès wafer oswa anbalaj, ak tès final la. Chak etap gen pwòp defi ak opòtinite inik li yo.
Pwosesis fabrikasyon semi-conducteurs tou fè fas a anpil defi ki gen ladan pri, konpleksite, divèsite ak sede, men tou, pote gwo opòtinite pou inovasyon ak devlopman. Lè nou adrese difikilte yo ak pwofite opòtinite yo, nou ka ankouraje devlopman nouvo teknoloji pou chanje fason nou viv ak travay, pandan n ap pèmèt endistri a kontinye devlope ak grandi.
一. Apèsi sou pwosesis fabrikasyon semi-conducteurs
Pwosesis la nan fabrikasyon semi-conducteurs ka divize an etap kle sa yo.
1. preparasyon wafer
Wafers Silisyòm yo chwazi kòm materyèl la kòmanse pou pwosesis la semi-conducteurs. Wafers yo netwaye, poli, epi prepare pou itilize kòm substrate pou fabrike konpozan elektwonik.
2. Modèl
Nan pwosesis sa a, modèl yo kreye sou wafers Silisyòm lè l sèvi avèk yon pwosesis ki rele fotolitografi. Yo aplike yon kouch fotorezistan korozyon ki reziste sou sifas wafer la, epi yo mete yon mask sou tèt wafer la. Mask la gen yon modèl ki koresponn ak konpozan elektwonik pre-fabrike ki enpòtan yo. Lè sa a, modèl la transfere soti nan mask la nan kouch fotorezist la lè l sèvi avèk limyè iltravyolèt. Lè sa a, zòn ki ekspoze fotorezist yo retire, kite yon sifas modele sou wafer la.
3. Dopaj materyèl
Nan etap sa a, yo ajoute materyèl nan wafer Silisyòm pou chanje pwopriyete elektrik li yo. Materyèl ki pi souvan itilize yo se bor oswa fosfò, ki ka ajoute nan ti kantite yo pwodwi p-tip oswa n-kalite semi-conducteurs, respektivman. Materyèl sa yo implanté nan sifas wafer a itilize ion akselerasyon nan yon pwosè ki rele enplantasyon ion.
4. Pwosesis depo wafer
Pandan pwosesis sa a, materyèl fim mens yo depoze sou yon wafer pou kreye eleman elektwonik. Sa a ka reyalize atravè yon varyete teknik, ki gen ladan depo vapè chimik (CVD), depo vapè fizik (PVD), ak depozisyon kouch atomik (ALD). Pwosesis sa yo ka itilize pou depoze materyèl tankou metal, oksid, ak nitrur.
5. Gravure
Retire yon pati nan materyèl la nan sifas la nan wafer la yo pwodwi fòm nan ak estrikti ki nesesè pou eleman elektwonik la. Gravure ka fèt lè l sèvi avèk yon varyete teknik, ki gen ladan grave mouye, grave sèk, ak grave plasma. Pwosesis sa yo sèvi ak pwodui chimik oswa plasma pou retire materyèl espesifik nan wafer la.
6. Anbalaj
Konpozan elektwonik yo pake nan yon pwodwi final ki ka itilize nan aparèy elektwonik. Sa a gen ladan konekte eleman yo nan yon substra tankou yon tablo sikwi enprime, ak Lè sa a, konekte yo ak lòt konpozan lè l sèvi avèk fil oswa lòt mwayen. Pwosesis Semiconductor yo trè konplèks epi yo enplike yon varyete ekipman espesyalize ak materyèl. Pwosesis sa yo esansyèl pou fabrike aparèy elektwonik modèn e yo kontinye evolye ak iterasyon nouvo teknoloji.
Tipikman, pwosesis la nan pwodwi chips semi-conducteurs pran kèk semèn a kèk mwa. Kòmanse nan premye etap la, yon wafer Silisyòm bezwen fabrike pou sèvi kòm substra pou chip la. Pwosesis sa a anjeneral gen ladan pwosesis sa yo, netwayaj, depozisyon, litografi, grave ak dopaj. Wafer la ka bezwen sibi plizyè santèn operasyon pwosesis diferan, kidonk tout pwosesis fabrikasyon wafer la ka pran jiska 16-18 semèn.
Yon fwa yo fabrike chips endividyèl yo sou wafer la, yo bezwen separe ak pake nan inite endividyèl yo. Sa a gen ladan tou tès chak chip asire ke li satisfè espesifikasyon yo, ak Lè sa a, separe li nan wafer la ak aliye li sou pake a oswa substra. Apre yo fin pake chips yo, yo pral pase nan yon pwosesis tès solid pou asire ke yo satisfè estanda kalite epi reyalize fonksyon yo espere. Sa gen ladann fè tès elektwonik, tès fonksyonèl, ak lòt kalite tès verifikasyon pou idantifye nenpòt defo oswa pwoblèm. Sa a tou depann de konpleksite chip la ak egzijans tès ki nesesè yo, kidonk pwosesis anbalaj ak tès sa a ka pran 8-10 semèn.
An tou, tout pwosesis pou pwodwi semi-conducteurs bato yo ka pran plizyè semèn ou mwa, paske sa depann de pertinentes teknoloji ki te itilize ak konpleksite de conception puce.
2. Tandans ak defi nan Faktori Semiconductor
1. Transfè modèl
Avans nan teknoloji transfè modèl yo te vin tounen yon chofè kle nan devlopman rapid nan endistri a semi-conducteurs, ki pèmèt fabrike nan pi piti ak pi konplèks eleman elektwonik.
Yon gwo avans nan teknoloji transfè modèl se devlopman nan litografi avanse, ki se pwosesis la nan transfere modèl nan yon mwayen lè l sèvi avèk limyè oswa lòt sous radyasyon. An patikilye, teknoloji litografi devlope nan dènye ane yo, tankou litografi ekstrèm iltravyolèt (EUV) ak teknoloji modèl miltip, yo itilize yo pwodwi grafik ki pi piti ak pi konplèks.
Litografi EUV sèvi ak travès limyè ki trè kout pou kreye modèl trè presi sou silisyòm wafers. Teknoloji sa a ka kreye gwosè tankou kèk nanomèt, ki esansyèl pou fabrike konpozan elektwonik avanse tankou mikwoprosesè.
Modèl miltip se yon lòt teknoloji litografi ki ka kreye pi piti modèl. Teknoloji sa a enplike nan kraze yon sèl modèl nan plizyè modèl mikwo-polè ak Lè sa a, transfere yo nan sifas la nan wafer la. Kòm yon rezilta, modèl la kreye ka pi piti pase longèdonn radyasyon yo itilize nan litografi.
2. Dopaj
Dopants yo se adisyon nan medya espesifik nan gaufre Silisyòm chanje pwopriyete elektrik yo. Avans nan teknoloji dopan yo te yon faktè kle nan devlopman rapid nan endistri a semi-conducteurs. Avansman teknolojik sa a se akòz aparisyon nouvo materyèl dyelèktrik.
Tradisyonèlman, bor ak fosfò yo se materyèl dopan ki pi souvan itilize paske yo ka pwodwi p-tip ak n-tip semi-conducteurs, respektivman. Sepandan, nan dènye ane yo, nouvo materyèl tankou germanium, asenik ak antimwàn yo te devlope epi yo ka itilize yo fabrike eleman elektwonik ki pi konplèks.
Yon lòt avansman nan teknoloji dopan se avansman nan pwosesis dopaj ki pi presi. Nan tan lontan an, enplantasyon ion se te teknoloji prensipal yo itilize pou dopaj, ki enplike itilizasyon iyon gwo vitès pou implant dielectrics nan sifas wafer la. Malgre ke enplantasyon iyon toujou souvan itilize, nouvo teknoloji tankou epitaksi molekilè gwo bout bwa (MBE) ak depo vapè chimik (CVD) yo te devlope pou pèmèt kontwòl pi presi sou pwosesis dopaj la.
3. Depozisyon
Depozisyon se yon lòt pwosesis kle nan fabrikasyon semi-conducteurs, ki enplike depoze yon fim mens nan materyèl sou yon substra. Pwosesis sa a ka reyalize atravè divès teknoloji, tankou depozisyon fizik vapè (PVD), depozisyon vapè chimik (CVD), depozisyon kouch atomik (ALD), elatriye.
An menm tan an, nouvo teknoloji yo tou toujou ap devlope, ki gen ladan metal òganik chimik vapè depo (MOCVD), plasma amelyore depozisyon, woulo liv-a-woule depo, elatriye.
4. Gravure
Gravure enplike retire pati espesifik nan materyèl semi-conducteurs pou kreye modèl oswa estrikti. Avans nan teknoloji grave yo se rezon prensipal pou devlopman rapid nan endistri semi-conducteurs ak yo tou yon teknoloji kle pou fabrikasyon pi piti ak pi konplèks eleman elektwonik.
Nan tan lontan an, mouye grave te teknoloji prensipal yo itilize souvan, ki enplike nan plonje wafer la nan yon solisyon ki fonn materyèl la. Sepandan, grave mouye pa presi epi li ka lakòz domaj nan estrikti adjasan yo.
Aparisyon teknoloji grave sèk te pèmèt pwodiksyon gravure pi presi ak trè kontwole, tankou grave ion reyaktif (RIE) ak grave plasma. RIE se yon teknoloji ki sèvi ak iyon reyaktif pou retire oaza materyèl nan yon wafer, sa ki pèmèt kontwòl egzak sou pwosesis la grave.
Plasma grave se yon teknoloji menm jan an ki sèvi ak plasma gaz pou retire materyèl, men li gen benefis adisyonèl nan oaza retire materyèl espesifik, tankou metal oswa Silisyòm.
5. Anbalaj
Pwosesis anbalaj nan fabrikasyon semi-conducteurs enplike nan enkapsulasyon yon sikwi entegre nan yon bwat pwoteksyon ki bay tou koneksyon elektrik nan mond lan deyò. Pwosesis anbalaj la afekte pèfòmans, fyab, ak pri pwodwi final la.
Anbalaj 3D enplike anpile plizyè chips ansanm pou kreye sikui entegre ki gen gwo dansite. Teknoloji sa a ka diminye gwosè an jeneral nan aparèy la ak amelyore pèfòmans li pandan y ap diminye tou konsomasyon pouvwa.
Fan-out anbalaj se yon teknoloji ki entegre sikwi entegre nan yon kouch konpoze epoksidik bòdi, lè l sèvi avèk poto kòb kwiv mete vantilasyon soti nan chip la pou koneksyon elektrik. Teknoloji sa a pèmèt anbalaj gwo dansite nan yon gwosè ki pi piti.
System-in-Package (SiP) se yon lòt teknoloji ki entegre miltip chips, detèktè, ak lòt konpozan nan yon pake sèl. Li ka diminye gwosè an jeneral nan aparèy la pandan y ap amelyore pèfòmans jeneral li yo.